芯片设计流程全讲解

~ 半导体世界的核心，由精密的数字/模拟集成组件、智能化软件和创新应用交织而成。其中，模拟集成电路如同神经元，接收和处理外部世界的模拟信号，而数字集成电路则如同大脑，通过复杂的运算将数据转化为可见的模拟信号。在这个精密的工程领域，设计流程犹如一曲交响乐，每一个环节都不可或缺。
设计工程师赵工（扮演着架构师的角色）强调，数字集成电路设计的旅程漫长且精细，从理解通信协议开始，硬件与软件界限的划分，再到精心挑选的算法和RTL描述，这占到整体性能的60%。他们借助强大的EDA工具，如VIM/Emacs、Lint、CDC、CPF/1801，甚至仿真器和综合工具，如Xcelium，这些工具在验证与测试中发挥着关键作用。
验证是设计过程的灵魂，它贯穿始终，包括协议理解、设计的深度仿真向量设计，以及对设计本身的深入洞察。静态验证借助Jasper Gold，动态验证则依赖于Xcelium，它们确保每一处细节都经得起严格的考验。
高级综合：C/C++与Verilog/Verilog之间的语言桥梁，为运算逻辑设计提供桥梁。
综合：这个阶段是复杂的设计转换，涉及容量、速度和相关性优化，主流工具如Genus和Design Compiler大显身手。
DFT：测试与诊断的嵌入式逻辑，稀缺且价值不菲，Tessent和Modus等工具是这片领域的重要一员。
ECO：修复设计漏洞，Conformal ECO工具成为主流，新兴初创公司亦在跟进创新。
布局布线：从90nm到3nm，技术的飞跃挑战着工程师，AI驱动的革新让这个环节更加智能。
在智能设计工具的推动下，例如与小度对话的集成，让设计过程更加高效。Innovus解析A文件，凭借250GB的内存，能在5小时内完成优化后的自动流程，显著提升效率。
从RTL功耗分析，到读取RTL代码、SDC和激励仿真，主流工具如Joules、Spyglass和PowerArtist，帮助工程师精细掌握设计的能量消耗。
形式验证是逻辑功能的严格审查，主流工具如LEC和Formality，SmartLEC则针对复杂设计提供解决方案。
低功耗验证，通过检查CPF/UPF/1801语法，CLP等工具确保设计的绿色效能。
STA，即静态时序分析，关注工艺偏差、超大规模设计以及新工艺的挑战，工具如……
而当电源网络的稳定性和效率达到极致，Power Signoff工具如Voltus和RedHawk成为关键。
物理验证，确保制造规则的合规性，Calibre、PVS和ICV等工具在这一环节发挥至关重要的作用。

---

芯片设计流程全讲解视频